PAT-NO:

JP363232342A

DOCUMENT-IDENTIFIER:

JP 63232342 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

September 28, 1988

INVENTOR - INFORMATION:

NAME

KOWASE, YASUAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP62063926

APPL-DATE:

March 20, 1987

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 257/690, 257/730 , 257/784

# ABSTRACT:

PURPOSE: To eliminate bonding wires and a wire bonding process and reduce

the area of a <u>semiconductor chip</u> by a method wherein <u>outer terminals</u> on the

side surfaces of the semiconductor chip are contacted with inner
terminals of

the leads on the <u>side</u> surfaces of the <u>recess of a package in which</u> the <u>chip</u> is housed.

CONSTITUTION: If a **semiconductor chip** 1 is inserted into the **recess** 7 of a

package 6 to contact the respective wiring terminals 3 of the chip 1
with the

leads 8 and 9 of the  $\underline{package}$  6 on the  $\underline{side}$  surfaces of the  $\underline{chip}$  1 in such a

manner that no gap exists between the <a href="chip">chip</a> 1 and the <a href="package">package</a> 6, the <a href="conductive">conductive</a>

9/22/05, EAST Version: 2.0.1.4

layers 3 on the <u>side</u> surfaces of the <u>chip</u> 1 and the <u>conductive</u> layers 8 and 9 on the <u>side</u> surfaces of the <u>recess</u> 7 are tightly contacted with each other and electrical connection can be obtained. With this constitution, wire bonding between the chip and <u>package</u> can be eliminated so that simplification and automation of <u>packaging</u> can be realized.

COPYRIGHT: (C) 1988, JPO&Japio

# ⑩ 日本国特許庁(JP)

⑩特許出願公開

# ⑫公開特許公報(A)

昭63-232342

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)9月28日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全4頁)

**公発明の名称** 半導体装置

②特 願 昭62-63926

②出 願 昭62(1987)3月20日

砂発明者 小和瀬

靖 明

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

工場内

⑪出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

明細管

発明の名称
 半導体装置

# 2. 特許請求の範囲

- 1. 半導体内部に回路素子が形成され、一主面上に配線が設けられるとともに傾面に上記配級の外端子が設けられた半導体チップと、上記チップが収納できる凹部を有し、周辺に外部リードが設けられるとともに上記凹部傾面に上記リードの内端子が設けられたパッケージとを具備し、上記半導体チップの側面でその外端子と上記パッケージの凹部側面のリードの内端子とが突合せ接続されていることを特徴とする半導体装置。
- 2. 上配半導体チップの側面の外端子とパッケー ジ凹部側面のリード内端子とは縞状の電極を有 する弾性棒状コネクタを介して接続されている 特許請求の範囲第1項に記載の半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置におけるパッケージと低極

接続技術に関する。

〔従来技術〕

IC等の半導体装置における基本パッケージング技術としては、例えば丸善株式会社1968年11月発行「集積回路ハンドブック」 p810に記載されているように、(1)金属を用いたTO-5形、(2)樹脂對止によるフラットパッケージ形、(3)セラミック容器を用いるデュアルインタイン形等がある。いずれの場合においても、パッケージ基体にIC本体である半導体チップを取付けた後、チップの各電化とパッケージの内端子(樹脂對止の場合はリード)との間をワイヤポンディング手段により接続することが必須要件となっている。[発明が解決しようとする問題点]

上述したパッケージング技術では、ワイヤボンディングのために半導体テップの周辺にそってポンディングパッドと称する端子電極を配置しなければならない。このパッドの寸法及び間隔はボンディング位置鉄整を考慮して充分に広くとる必要があり、このためにテップ周辺部は少なからぬ面

額がパッドに占められることになる。又、唯徳の 数に対応する数のワイヤを使うことでポンディン グに時間がかかり、ワイヤが長いときにワイヤと チップ角部が接触する「ワイヤ流れ」による短絡 事故を生ずる等の問題があった。

本発明は上記した問題を克服するためになされたものであり、その目的とするところは、半導体チップ側の電極とパッケージ側の増子とがワイヤを介することなく接続を保つことができ、組立も簡単にできる新規なパッケージング技術を提供することにある。

#### [ 間頃点を解決するための手段]

本顔において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。

すなわち、半導体内部に回路案子が形成され、 一主返上に配線が形成されるとともに側面には上 配配線の強子が設けられた半導体チップと、この チップを収納することのできる凹部を有し、周辺 に外部リードが設けられるとともに上配凹部側面 に上記リードの内端子が設けられたパッケージと

面導電層3がそれぞれ外端子となっている。

上記のような側面導電層3を形成するにあたっては、たとえば第2図に示すような側面に窓孔5を有する箱状のマスク4を使用し、ウェハ状態でA&配線2を形成し、ダイシングによって個々のチップ1に分割した後、上配マスク4でチップ1を覆った状態でA&等の金属を蒸着することにより窓孔5を通してチップ側面に導電層(3)を形成することができる。

第3図は上記チップを接続するためのパッケージの斜面図であって、本体6はセラミック又は樹脂等の絶録物からなり、上部に凹部7があけてある。この凹部7は前記ICチップ1を挿入してその側面との間に隙間が生じないようにチップに合わせて寸法が規定される。

四部7の上面及び側面には導電暦8,9が前記 チップの各導電暦に対応する位置に形成してある。 側面の導電暦9は、チップの場合と同様に特定の マスクを使用することにより形成することができ る。上面の各導電暦8の上にはリード10を接続 を具備し、上記半導体チップの側面とパッケージ 凹部側面とを突合せることにより上記チップの電 極と外部リードとを接続するようにしたものである。

#### (作用)

上記した手段によれば半導体チップ側面の電極とパッケージの凹部側面の内端子とが直接に接触することでワイヤ乃至ワイヤポンディング工程が不要であり、チップにおいてはポンディングのためのパッドが不要であるためにチップの面積を縮小できる等の効果がある。

## 〔実施例1〕

第1図乃至第4図は本発明の一実施例を示すも のである。

第1図はICチップの斜面図であって、1はSi 基板であり、その一主要面よりの不純物拡散によって基板内部にトランジスタ等の回路素子が形成される。

2 は A 4 配線であって、回路素子の各拡散倒域 に接続され、そのチップ周辺から側面に延在し個

してある。

これらリード10は予めリードフレーム(点根で示す)の状態でパッケージ上面に半田等で固着した後、周辺のフレーム11を切り離すことにより個々に分離したリード10として形成することができる。

第4図は前記したICチップ1をパッケージ6の凹部7内に挿入することにより、チップの各配級ペーンパッケージのリードとをチップ側面で接続させた状態を示す断面図である。チップ1とパッケージ6の間には隙間を存在させないようにすれば、チップ側面の導電局3と凹部側面の導電局9とが互いに密着し、電気的な接続を得ることができる。

12はチップを覆うように設けた機脂等の絶録 物よりなる壷部である。この壷部12は樹脂モールド又は樹脂ポッティングによって形成すること ができる。

パッケージ6がセラミック材の場合は、<u>遊</u>邸に 金属又はセラミックの板を用いガラス材等を介し て封止する。

上記した実施例から得られる作用効果は下配の とおりである。

- (1) ワイヤポンディング工程がいらないから、ST が低級でき、ワイヤが不要でVA効果がある。又、 ワイヤ流れのおそれもない。
- (2) チップ上面において、ポンディングパッドがなくなることにより、チップ面積を有効に使用できる。
- (3) IC上面を伏せて置いて封止するパッシペー.ション効果が大きい。

## 〔突施例2〕

第5図乃至第7図は本発明の他の一段施例を示すものである。

第5図はICチップの断面図であって、チップ 1の側面は一部にテーパー13を設けてある。こ のようなテーパー13はウエハーの状態でアルカ リエッチなどの特徴のエッチングにより斜面の構 の一部として形成し、その後チップに分割するこ とにより得られる。このようなテーパーの構を形

なお、コネクタ挿入後は、第4図を参照し上側 を絶象性板または歯脂等を被覆して固定する。

このような縞状電極を有するコネクタを使用する場合は、テップ及びパッケージにおいて斜面に 等電層を設ければよく、側面に設ける場合に比して作業工程が短縮できる。又、テップとパッケージ凹部の法によって多少の隙間を許容することができ、工作上も有利である。

以上本発明者によってなされた発明を実施例に もとづき具体的に説明したが、本発明は上記実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能である。

たとえばパッケージの凹部を入口は広く底部は 狭いテーパーとすればチップを挿入しやすく、挿 入後に側面での密磨性が良くなる。

本発明は半導体製品金般に応用することができ み。

## [発明の効果]

本顧において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば下記 成しておくことにより、ウエハの状態でA&配線 蒸燈と同時に側面導電層14を設けることが容易 となる。

第6図は上記ICチップをパッケージに接続する場合の銀機を示す断面図である。

この場合に使用されパッケージ6の凹部7はチップの場合と同様にテーパー15を設けてある。 テーパー上にはチップの導体層16と対応して上面から連続する導体層16を設けてある。

17は弾性棒状コネクタ(商品名ゼブラ・コネクタ)であって、第7図に示すようにゴム状の絶縁棒体の側面を取囲む縞状電極18を有する。この棒体の断値は同図(a),(b)に示すように四角形であってもよく、円形であってもよい。

これら縞状電極18と前配チップ1及びパッケージ6斜面の導電層14,16と同じ間隔で電極 が設けてあり、この縞状電極コネクタをチップと パッケージの間にできるV状帯に挿入されること でゴム状のコネクタが両方の導電層間に密着して 両者の間が電気的に導通される。

のとおりである。

すなわち、チップとパッケージの間でのワイヤ ポンディングが不要となり、パッケージングの簡略化、自動化を実現できる。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例を示すチップの斜面 図である。

第2図は第1図のチップの側面に導電層を設ける形態を示す斜面図である。

第3図は本発明の一実施例を示すパッケージの 斜面図である。

第4図は本発明の一実施例を示す半導体装置の 組立断面図である。

第5図は本発明の他の一実施例を示すチップの 断辺図である。

第6図は本発明の他の一実施例を示す半導体装置の組立断面図である。

第7図(a),(b)は弾性棒状コネクタの斜面図であ

1 ··· S i 基板、2 ··· A & 配級、3 ··· 侧面導電層、

4 … マスク、5 … 窓孔、6 … パッケージ本体、7 … 凹部、8 , 9 … 海世暦、10 … リード、11 … フレーム、12 … 藍部(樹脂)、13 … テーパー、14 … 再世暦、15 … テーパー、16 … 専世暦、17 … コネクタ、18 … 縞状電極。

代理人 弁理士 小川 勝 男





